Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
http://reposit.nupp.edu.ua/handle/PoltNTU/13449| Назва: | Модель відмовостійкої структури арифметико-логічного пристрою мікропроцесору на основі машинної арифметики |
| Автори: | Торбенко, О.С. |
| Тематичні ключові слова: | арифметико-логічний пристрій канал обробки інформації математична модель машинна арифметика непозиційна системи числення операційний пристрій |
| Дата публікації: | 2022 |
| Видавництво: | Національний університет «Полтавська політехніка імені Юрія Кондратюка» |
| Анотація: | Мета роботи – підвищення відмовостійкості арифметико-логічного пристрою мікропроцесору, з урахуванням вимог щодо продуктивності обробки інформації. |
| Бібліографічний опис: | Торбенко О.С. Модель відмовостійкої структури арифметико-логічного пристрою мікропроцесору на основі машинної арифметики : кваліф. робота магістра. Спеціальність 122 «Комп’ютерні науки». – Полтава : Національний університет імені Юрія Кондратюка, 2022. – 88 с. |
| URI (Уніфікований ідентифікатор ресурсу): | http://reposit.nupp.edu.ua/handle/PoltNTU/13449 |
| Розташовується у зібраннях: | Кваліфікаційні роботи здобувачів вищої освіти (магістр) 122 Комп'ютерні науки |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| Торбенко_601ТН.doc | Кваліфікаційна робота магістра | 9.96 MB | Microsoft Word | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.