Моделі математичних блоків дискретного перетворення інформації для верифікації програмного забезпечення програмованих логічних контролерів

Abstract

Моделювання є важливим етапом під час розробки сучасних технічних систем, особливо систем критичних для безпеки, адже дозволяє надати відповіді на велику кількість питань без необхідності проводити додаткові дослідження над коштовним обладнанням. Перевірка коректності роботи базових математичних алгоритмів, що використовуються під час побудови логіки додатків, які виконуються програмованими логічними контролерами (ПЛК), є необхідним завданням етапу їх розробки. У даній статті наведені результати експериментальних досліджень, щодо можливостей використання, у вигляді верифікаційного механізму, потужності одного із найбільш розповсюджених пакетів комп’ютерної математики – Matlab. Даний пакет, а також його компонент Simulink, використовується із метою верифікації роботи математичних алгоритмів розроблених за допомогою мови VHDL, що є базовими блоками при побудові логіки роботи ПЛК, які розробляються із використанням технології FPGA.